Verilog 编码原则
规则 #1: 建立时序逻辑模型时，采用非阻塞赋值语句。规则 #2: 建立latch模型时，采用非阻塞赋值语句。
规则 #3: 在always块中建立组合逻辑模型时，采用阻塞赋值语句。
规则 #4: 在一个always块中同时有组合和时序逻辑时时，采用非阻塞赋值语句。
规则 #5: 不要在一个always块中同时采用阻塞和非阻塞赋值语句。
规则 #6: 同一个变量不要在多个always块中赋值。
规则 #7: 调用$strobe系统函数显示用非阻塞赋值语句赋的值。
规则 #8: 不要使用#0延时赋值。
组合逻辑
1，敏感变量的描述完备性
Verilog中，用always块设计组合逻辑电路时，
1.1在赋值表达式右端参与赋值的所有信号都必须在always @(敏感电平列表)中列出,
1.2always中if语句的判断表达式必须在敏感电平列表中列出。
1.3**如果在赋值表达式右端引用了敏感电平列表中没有列出的信号，在综合时将会
为没有列出的信号隐含地产生一个透明锁存器。
注：这是因为该信号的变化不会立刻引起所赋值的变化，
而必须等到敏感电平列表中的某一个信号变化时，它的作用才表现出来
即相当于存在一个透明锁存器，把该信号的变化暂存起来，待敏感电平列
表中的某一个信号变化时再起作用，纯组合逻辑电路不可能作到这一点。
综合器会发出警告。
Example1:
input a,b,c;
reg e,d;
always @(a or b or c)
begin
e=d&a&b; /*d没有在敏感电平列表中,d变化时e不会立刻变化,直到a,b,c中某一个变
化*/
d=e |c;
end
Example2:
input a,b,c;
reg e,d;
always @(a or b or c or d)
begin
e=d&a&b; /*d在敏感电平列表中,d变化时e立刻变化*/
d=e |c;
end
2, 条件的描述完备性
如果if语句和case语句的条件描述不完备，也会造成不必要的锁存器。
Example1:
if (a==1'b1) q=1'b1;//如果a==1'b0,q=? q将保持原值不变，生成锁存器！
Example2:
if (a==1'b1) q=1'b1;
else q=1'b0;//q有明确的值。不会生成锁存器！
Example3:
reg[1:0] a,q;
....
case (a)
2'b00 : q=2'b00;
2'b01 : q=2'b11;//如果a==2'b10或a==2'b11,q=? q将保持原值不变，锁存器！
endcase
Example4:
reg[1:0] a,q;
....
case (a)
2'b00 : q=2'b00;
2'b01 : q=2'b11;
default: q=2'b00;//q有明确的值。不会生成锁存器！
endcase
Verilog中端口的描述
1，端口的位宽最好定义在I/O说明中,不要放在数据类型定义中；
Example1:
module test(addr,read,write,datain,dataout)
input[7:0] datain;
input[15:0] addr;
input read,write;
output[7:0] dataout; //要这样定义端口的位宽！ ----------
wire addr,read,write,datain;
reg dataout;---------
Example2:
module test(addr,read,write,datain,dataout)
input datain,addr,read,write;
output dataout;-------
wire[15:0] addr;
wire[7:0] datain;
wire read,write;
reg[7:0] dataout; // 不要这样定义端口的位宽！！-----------
2，端口的I/O与数据类型的关系：
端口的I/O 端 口 的 数 据 类 型
module内部 module外部
input wire wire或reg
output wire或reg wire
inout wire wire
3，assign语句的左端变量必须是wire；直接用"="给变量赋值时左端变量必须是reg！
Example:
assign a=b; //a必须被定义为wire！！
********
begin
a=b; //a必须被定义为reg！
end
--------------------------------------------------------------------------------------------
VHDL 中 STD_LOGIC_VECTOR 和 INTEGER 的区别
例如 A 是INTEGER型，范围从0到255；B是STD_LOGIC_VECTOR，定义为8位。A累加到255
时，
再加1就一直保持255不变，不会自动反转到0，除非令其为0；而B累加到255时，再加1就
会自动反转到0。所以在使用时要特别注意！
以触发器为例说明描述的规范性
1，无置位/清零的时序逻辑
always @( posedge CLK)
begin
Q<=D;
end
2，有异步置位/清零的时序逻辑
异步置位/清零是与时钟无关的，当异步置位/清零信号到来时，触发器的输出立即
被置为1或0，不需要等到时钟沿到来才置位/清零。所以，必须要把置位/清零信号
列入always块的事件控制表达式。
always @( posedge CLK or negedge RESET)
begin
if (!RESET)
Q=0;
else
Q<=D;
end
3，有同步置位/清零的时序逻辑
同步置位/清零是指只有在时钟的有效跳变时刻置位/清零，才能使触发器的输出分
别转换为1或0。所以，不要把置位/清零信号列入always块的事件控制表达式。但是
必须在always块中首先检查置位/清零信号的电平。
always @( posedge CLK )
begin
if (!RESET)
Q=0;
else
Q<=D;
end
结构规范性
在整个芯片设计项目中，行为设计和结构设计的编码是最重要的一个步骤。
它对逻辑综合和布线结果、时序测定、校验能力、测试能力甚至产品支持
都有重要的影响。考虑到仿真器和真实的逻辑电路之间的差异，为了有效的
进行仿真测试：
1，避免使用内部生成的时钟
内部生成的时钟称为门生时钟（gated clock）。如果外部输入时钟和门生时钟同
时驱动，
则不可避免的两者的步调不一致，造成逻辑混乱。而且，门生时钟将会增加测试的
难度
和时间。
2，绝对避免使用内部生成的异步置位/清零信号
内部生成的置位/清零信号会引起测试问题。使某些输出信号被置位或清零，无法
正常
测试。
3，避免使用锁存器
锁存器可能引起测试问题。对于测试向量自动生成（ATPG），
为了使扫描进行，锁存器需要置为透明模式（transparent mode），
反过来，测试锁存器需要构造特定的向量，这可非同一般。
4，时序过程要有明确的复位值
使触发器带有复位端，在制造测试、ATPG以及模拟初始化时，可以对整个电路进行
快速复位。
5，避免模块内的三态/双向
内部三态信号在制造测试和逻辑综合过程中难于处理.
RE：
学习了。;smile;感谢楼主分享5
希望楼主可以转载此文章，中国人雄起！知道家乐福每年从中国赚走了多少钱吗？全国90多家店，每家店的平均日销售大约是70-80万，一年总销售300-400亿，平均毛利10-12%，借着合资企业的名义，还可以少缴很多税，一家店的员工大约在200-300名之间，全国家乐福员工在3万以内，还有一部分是外籍包括台湾等地人士，家乐福真的退出中国市场的话，他们现有的店将很快被中资零售企业接手，员工的生计不难解决，还可以给国家创造更多的税收。
[img]http://www.0591qs.cn/sign.gif[/img]
我的经典格言:[url=http://www.xcelwebdesign.com]logo design[/url]爱你的人如果没有按你[url=http://www.gaokaojy.com]办理上网文凭[/url]所希望的方式爱你，那并[url=http://www.gaokaojy.com]高考答案[/url]不代表他们没有全心全意地爱你。
机票
不错不错，支持!!呵呵[img]http://www.mbcn.cn/article/UploadPic/2007-4/200744144912329.gif[/img][img]http://www.52qqbq.cn/upimg/allimg/080101/2249432.gif[/img]
[img]http://msx.jnxy.edu.cn/bbs/skins/Default/sigline.gif[/img]
中国<a href=http://www.zhaoad.cn>机票</a>网是打折机票行业的机票普及、机票采购、机票技术、特价机票会展、机票招标行业平台是中国最大的机票权威网站，并以及时的机票新闻、海量的<a href=http://www.zhaoad.cn>打折机票</a>资讯和独到的机票信息分析，为广大机票爱好者机票订制服务是最权威的机票专场会议，机票专家为您精选的机票产品，迎您来展示您的打折机票产品机票发布服务基于特价机票经验丰富的机票企划人员和准确的机票投放系统，<a href=http://www.zhaoad.cn>特价机票</a>可以为机票客户顾名思义就是忠诚与机票的用户，是集机票客户，网络机票媒体，致力与特价机票厂家为一体机票知识应用及机票产品的价值升华。
净水器
支持!!呵呵[img]http://www.mbcn.cn/article/UploadPic/2007-4/200744144912329.gif[/img][img]http://www.52qqbq.cn/upimg/allimg/080101/2249432.gif[/img]
[img]http://msx.jnxy.edu.cn/bbs/skins/Default/sigline.gif[/img]
艾迪卫[url=http://www.idiy.com.cn]净水[/url]导购平台(www.iDIY.com.cn)是上海艾迪卫联合知名净水品牌共同创办，致力于为客户打造一个网络、无线、书刊、门店等多渠道的全方位专业净水消费平台。主要产品有直饮机、[url=http://www.idiy.com.cn]净水器[/url] 、RO逆渗透纯水机[url=http://www.idiy.com.cn/shop/list_type_1_id_000007_page_2.html]软水机[/url] 、中央[url=http://www.idiy.com.cn/shop/list_type_1_id_000005.html]净水机[/url] 、管线饮水机和各式滤芯。
页:
[1]