SDRAM的EMI设计要点
[b][size=4][color=blue]SDRAM的EMI设计要点[/color][/size][/b][font=黑体]1，SDRAM信号的阻抗值约为50欧姆，误差范围10%，为避免因信号不匹配产生EMI问题，应该在IC到sdram之间串联电阻，阻值要根据具体走线阻抗来定；clock信号上加一个RC派型回路，通过调整R、C值来减少EMI问题。
2，CK+，CK-要等长，且中间两边有地包围。
3，数据线走线要大于6mil。
4，VDD到VDDQ串5R1电阻。
5，参考电压纹波控制在20mv之内。
6，IC的电源退藕要做好，退藕电容离IC脚要近，且地线就近进入地层，保证回路最短。[/font] 我对你解释的理解是:因为走线的特征阻抗是大概50欧姆,所以要串一个大约相等的电阻来进行阻抗匹配...是这个意思吗?
我认为是输出阻抗加上串联电阻等于走线的特征阻抗!
请指教!
先了解一下~
先了解一下~页:
[1]