昀晟电子技术网 » ≡FPGA/CPLD与HDL语言设计≡ » verilog设计经验 和 周立功的verilog参考指南

admin 发表于 2008-10-22 00:46

verilog设计经验 和 周立功的verilog参考指南

<P><STRONG><FONT color=blue size=3>verilog设计经验 和 周立功的verilog参考指南</FONT></STRONG></P>
<P>&nbsp;</P>
<P>&nbsp;</P>
<P><STRONG><FONT color=red>附件下载：</FONT></STRONG></P>
<P>&nbsp;</P>
<P>**** Hidden Message *****</P>

wwll1975007 发表于 2008-11-10 13:02

dddddddddddddddddddddddddddddddddddddddd

dongzhichen 发表于 2008-11-22 18:35

ddddddddddd

wang182004 发表于 2008-12-6 22:16

顶起来!!!!!!!!!!!

查看完整版本: verilog设计经验 和 周立功的verilog参考指南