Verilog设计小技巧(页 1) - ≡FPGA/CPLD与HDL语言设计≡ - 昀晟电子技术网

admin 发表于 2008-10-22 01:03

Verilog设计小技巧

<H2><FONT color=blue size=3>Verilog设计小技巧</FONT></H2>
<P> </P>
<DIV class=t_msgfont id=postmessage_905963>希望大家认真阅读，特别是新手，有助于写出规范的代码.</DIV>
<DIV class=t_msgfont> </DIV>
<DIV class=t_msgfont><FONT color=red><STRONG>附件下载：</STRONG></FONT></DIV>
<DIV class=t_msgfont> </DIV>
<DIV class=t_msgfont>**** Hidden Message *****</DIV>
<DIV class=t_msgfont> </DIV>
<DIV class=t_msgfont> </DIV>

cxxtoo 发表于 2008-11-13 19:32

非常感谢非常感谢非常感谢

IC小王子 发表于 2008-11-23 21:00

好东西就要好好的顶下啊！

页: [1]

昀晟电子技术网's Archiver

Verilog设计小技巧

非常感谢非常感谢非常感谢